Ryzen9 5950Xのメモリ・キャッシュ帯域

Ryzen9 5950X 記事一覧
Ryzen9 5950Xの準備編
Ryzen9 5950Xで自作PC (組み立て)
Ryzen9 5950Xのメモリ設定
Ryzen9 5950XでのPBOとCOの効果
Ryzen9 5950Xでベンチマーク
Ryzen9 5950Xのメモリ・キャッシュ帯域



いつも測っているメモリやキャッシュの帯域を5950Xでも測ってみた。

Zen3ではCCXを統合してL3キャッシュの構成を見直したことが注目されているけど、その効果が確認できるだろうか?

比較環境
とりあえず、手持ちのCPUで比較してみた。

CPUCoresRAMRAM Timing
i9 7980XE @ 4.0GHz18C/36TDDR4-3600 4ch17-19-19-41-1
Ryzen9 5950X16C/32TDDR4-3600 2ch19-20-20-40-1
Ryzen7 3700X8C/16TDDR4-3600 2ch18-22-22-43-1
Ryzen7 1700X8C/16TDDR4-2666 2ch16-16-16-38-1



測定方法
とりあえず、いつもの自作アプリを使用して測定。(このアプリを作って遊ぶのが主目的なので)



まず、シングルスレッドのキャッシュ・メモリ帯域から。

5950Xと、前の世代の3700Xを比較するとクロックが上がっているのもあって全体的に帯域が底上げされ、さらにCCXが統合されてひとつのコアから見えるL3キャッシュが32MBまで広がった効果から32MBぐらいまで高い帯域を維持しているのがわかる。

7980XEに関してはAVX512効果でL1/L2の帯域は高いのだけど、L3キャッシュ帯域の低さは謎。なんかSkylake-Xになってメッシュが導入されたときに思ったより性能が上がっていない感じ。

ram_speed_20210123_bandwidth_ST.png



次に、マルチスレッドのキャッシュ・メモリ帯域。

5950Xが64MB程度までの広い範囲をキャッシュでカバーできているのが印象的。16コアなので、キャッシュ領域では非常に高い帯域となっている。

1CCDのみ有効にして5800X(偽)みたいにした場合の結果も載せたけど、これを3700Xと比べるとL1/L2はクロックが上がっている分、帯域がやや増え、L3に関しては16MBx2から32MBになったことで微妙に帯域が下がっている。この辺りはCCX統合の副作用なのかもしれない。

ram_speed_20210123_bandwidth_MT.png



次に、スレッド数を変えた時のメモリ帯域。

これはまあ、7980XEは4chなので最大値が高いのは当たり前。むしろ、1スレッドの時の帯域が4CPUの中で最も低く、5950Xとは倍近い差をつけられているのが気になる。

5950Xに関しては、同じDDR4-3600だけど、3700Xを上回る結果になっている。

ram_speed_20210123_bandwidth.png



今度はメモリアクセスのレイテンシ(遅延)の測定。まずは、なるべくTLBミスを発生させないアクセスパターン。

5950XではやはりCCX統合によるキャッシュ構造の変化が確認でき、3700Xと比べ一段と深く32MBまで低レンテンシを維持できている。

ram_speed_20210123_latency_cacheline.png



次に完全にランダムなアクセスパターン。

先ほどと同じようにキャッシュ構造の変化が確認できる。あと、データサイズの大きいメモリアクセスをしている領域で見ると、5950Xでは3700Xと比べてメモリアクセスのレイテンシが改善しているっぽい。

ram_speed_20210123_latency_full.png



というわけで5950Xの64MB(32MBx2)という巨大なL3キャッシュを意識させられる結果となっていたと思う。前の世代と比べると、CCXの統合によってひとつのコアから32MBのキャッシュが見えるようになったのが大きく、これが5950Xの高い性能の底上げにつながっているのだと思う。

今回比較したIntel i9 7980XEは3年前の石ではあるが、Intelは現在も14nmにとどまっていることもあり、いまもそこまでキャッシュサイズは拡大していない。こうしたキャッシュ容量の差も、もしかすると地味に現状のZen3とSkylakeの性能差につながっているのかもしれない。

なお、そのほかのCPUでの測定結果をまとめたものはこちら。手持ちのいろいろなCPUで測った結果を載せてみた。

Ryzen9 5950X 記事一覧
Ryzen9 5950Xの準備編
Ryzen9 5950Xで自作PC (組み立て)
Ryzen9 5950Xのメモリ設定
Ryzen9 5950XでのPBOとCOの効果
Ryzen9 5950Xでベンチマーク
Ryzen9 5950Xのメモリ・キャッシュ帯域



スポンサーサイト



コメントの投稿

非公開コメント

プロフィール

rigaya

Author:rigaya
アニメとか見たり、エンコードしたり。
連絡先(@を半角にしてください!)
rigaya34589@live.jp
github

最新記事
最新コメント
カテゴリ
月別アーカイブ
カウンター
検索フォーム
いろいろ
公開中のAviutlプラグインとかのダウンロード

○Aviutlプラグイン
x264guiEx 2.xx (ミラー)
- x264を使用したH264出力
- x264guiExの導入>
- x264.exeはこちら>

x265guiEx (ミラー)
- x265を使用したH.265/HEVC出力
- x265.exeはこちら>

QSVEnc + QSVEncC (ミラー)
- QuickSyncVideoによるH264出力
- QSVEncCはコマンドライン版
- QSVEncC 導入/使用方法>
- QSVEncCオプション一覧>

NVEnc + NVEncC (ミラー)
- NVIDIAのNVEncによるH264出力
- NVEncCオプション一覧>

VCEEnc + VCEEncC (ミラー)
- AMDのVCEによるH.264出力
- VCEEncCオプション一覧>

svtAV1guiEx (ミラー)
- SVT-AV1によるAV1出力

ffmpegOut (ミラー)
- ffmpeg/avconvを使用した出力

自動フィールドシフト (ミラー)
- SSE2~AVX2による高速化版
- オリジナル: aji様

エッジレベル調整MT (ミラー)
- エッジレベル調整の並列化/高速化
- SSE2~AVX対応
- オリジナル: まじぽか太郎様

バンディング低減MT (ミラー)
- SSE2~AVX2による高速化版
- オリジナル: まじぽか太郎様

PMD_MT (ミラー)
- SSE2~FMA3による高速化版
- オリジナル: スレ48≫989氏

透過性ロゴ (ミラー)
- SSE2~FMA3によるSIMD版
- オリジナル: MakKi氏

AviutlColor (ミラー)
- BT.2020nc向け色変換プラグイン
- BT.709/BT.601向けも同梱

○その他
x264afs (ミラー)
- x264のafs対応版

aui_indexer (ミラー使い方>)
- lsmashinput.aui/m2v.auiの
 インデックス事前・一括生成

auc_export (ミラー使い方>)
- Aviutl Controlの
 エクスポートプラグイン版
 エクスポートをコマンドから

aup_reseter (ミラー)
- aupプロジェクトファイルの
 終了フラグを一括リセット

CheckBitrate (ミラー, 使い方, ソース)
- ビットレート分布の分析(HEVC対応)

チャプター変換 (ミラー使い方>)
- nero/appleチャプター形式変換

エッジレベル調整 (avisynth)
- Avisynth用エッジレベル調整

メモリ・キャッシュ速度測定
- スレッド数を変えて測定

○ビルドしたものとか
L-SMASH (ミラー)
x264 (ミラー)
x265 (ミラー)

○その他
サンプル動画
その他

○読みもの (ミラー)
Aviutl/x264guiExの色変換
動画関連ダウンロードリンク集
簡易インストーラの概要

○更新停止・公開終了
改造版x264gui
x264guiEx 0.xx
RSSリンクの表示
リンク
QRコード
QR